序列检测器:是时序数字电路中非常常见的设计之一。它的主要功能是将一个指定的序列从数字码流中识别出来。接下来就以设计“01101”这个序列的检测器为例,说明Verilog HDL语言的具体应用。设X为数字码流输入,Z为检出标记输出,高电平表示“发现指定序列”,低电平表示“没有发现指定的序列”。
KaoJiaZhao.Com
考驾照网(www.kaojiazhao.com) 旗下平台: 驾校平台 教练平台 陪练平台 考试平台
考驾照网举报投诉方式:电话: QQ: 邮箱:(接受色情、低俗、侵权、虐待等违法和不良信息的投诉)
Powered by 考驾照网 © 2001-2013 KAOJIAZHAO XXXXXXXXXX