cmos电路中悬空是接高电平状态。
高电平,指的是与低电平相对的高电压,是电工程上的一种说法。在逻辑电平中,保证逻辑门的输入为高电平时所允许的最小输入高电平,当输入电平高于输入高电压时,则认为输入电平为高电平。
考驾照网【kaojiazhao.COM】
考驾照网(www.kaojiazhao.com) 旗下平台: 驾校平台 教练平台 陪练平台 考试平台
考驾照网举报投诉方式:电话: QQ: 邮箱:(接受色情、低俗、侵权、虐待等违法和不良信息的投诉)
Powered by 考驾照网 © 2001-2013 KAOJIAZHAO XXXXXXXXXX